声卡数字输出到DAC的过程中，时基信息如何传输？

shanyechungu

交易区新帖推荐

这是另外的问题了，目前讨论的是jitter的问题。

至于电源，震动等，还没涉及到。。

nadesicozhao

原帖由 shanyechungu 于 2009-4-9 21:27 发表
这是另外的问题了，目前讨论的是jitter的问题。

至于电源，震动等，还没涉及到。。

所以我一开始才会讲一句蜜蜂没听懂的话
用电来表示数字信号 只要0 1 不错 别的东西就是波形畸变和jitter
换句话说 供电和震动对数字信号的影响 只要不到反转的地步 那就一定会和jitter有关

ljw100

休息耳朵，再来瞧瞧。

现在我更能理解厂家对JITTER的态度了，站在厂家的立场上，那JITTER自然是越神秘越好，因为厂家总不能对消费者说，我们现在使用的是有明显缺陷的转盘。

消费者花钱搞避震，消费者花极为昂贵的代价从厂家那里去买“贵重金属”，都是因为“转盘时钟”，这实质是厂家在高价出售“错误”。

ljw100

因为CD机不关系到国计民生、国防安全，这种有明显缺陷的东西就不会有权威部门来干预。

发烧友也乐，因为他们中的绝大多数人不清楚，还乐得能创造出“新的HIFI理论”。

whisky_qz

原帖由 小白 于 2009-4-9 11:54 发表
如果说异步时钟技术真是理想化的东西,在理论层面说,它应该能隔绝来自转盘,传输的所有jitter,那么它就应能作到很简单的一个任务: 连接几百块的DVD转盘,和连接高级CD转盘(如Mark Levinson No.31)发出完全相同的声音.

问题是我们都知道,这样的数码处理器,是不存在的! 这是一个确定无疑的事实!  

一天没来又讨论了那么多,看到一半先插两句~
我觉得应该这么理解：在纯数字领域，异步方式的确是理想化的东西，是完美的。
在理论上，它的确可以完全隔离DAC前端所带来的一切JITTER，它对JITTER的处理效果肯定比同步方式效果好、并且成本低。
但实际上，即便如此处理，我还是相信DVD、高级CD连接DAC的声音会有不同。
因为现在看来，我认为DAC前端的转盘、传输部分对声音的影响可能不止有JITTER这么简单。
所以我非常同意ljw100的看法，即影响声音的肯定还有其他因素，而且基本上都是属于模拟那一块的因素。
所以这个问题的关键就在于，不能把DVD和CD转盘出来的声音不同，归咎于异步时钟理论的不完美。

nadesicozhao

原帖由 whisky_qz 于 2009-4-9 22:53 发表


一天没来又讨论了那么多,看到一半先插两句~
我觉得应该这么理解：在纯数字领域，异步方式的确是理想化的东西，是完美的。
在理论上，它的确可以完全隔离DAC前端所带来的一切JITTER，它对JITTER的处理效果肯 ...

用电信号来表示数字 本来就是一个模拟过程
没有理想元件 没有理想供电 没有纯粹无谐振的环境
造成数字异步不可能完美

whisky_qz

原帖由 nadesicozhao 于 2009-4-9 22:56 发表


用电信号来表示数字 本来就是一个模拟过程
没有理想元件 没有理想供电 没有纯粹无谐振的环境
造成数字异步不可能完美

你误解了我的意思。数字异步理论是完美的，现实也能基本做到完美。
我的意思是，真正不完美的是DVD和高级CD转盘之间的模拟电路特性。

所以我认为DAC1 的那个广告也不是什么虚假广告。
因为，即使我做到了 把DVD与CD转盘传输过来的JITTER统统无视掉，他们的声音还是不同，但这种声音的不同已经与JITTER无关了，就这么简单。

[ 本帖最后由 whisky_qz 于 2009-4-9 23:04 编辑 ]

nadesicozhao

原帖由 whisky_qz 于 2009-4-9 23:00 发表

你误解了我的意思。数字异步理论是完美的，现实也能基本做到完美。
我的意思是，真正不完美的是DVD和高级CD转盘之间的模拟电路特性。

我的回帖不是在补充你的意思
另外基本做到完美这话听得很别扭 现实就是没做到完美

nadesicozhao

原帖由 whisky_qz 于 2009-4-9 23:00 发表

你误解了我的意思。数字异步理论是完美的，现实也能基本做到完美。
我的意思是，真正不完美的是DVD和高级CD转盘之间的模拟电路特性。

所以我认为DAC1 的那个广告也不是什么虚假广告。
因为，即使我做到了 把D ...

DAC-1的说明书从来没说过可以彻底削除传输jitter
只不过是网上一个号称公司人员的人说的
不要什么都走两个极端 世界上还没有能削除jitter的东西 这点是毋庸置疑的

whisky_qz

原帖由 nadesicozhao 于 2009-4-9 23:13 发表


DAC-1的说明书从来没说过可以彻底削除传输jitter
只不过是网上一个号称公司人员的人说的
不要什么都走两个极端 世界上还没有能削除jitter的东西 这点是毋庸置疑的

我不想跟你扯，我说基本做到完美只是客气的说法。
世界上根本没有完美的东西，这个哲学命题我非常了解，因此我也没有走什么极端，谢谢。

ljw100

原帖由 whisky_qz 于 2009-4-9 22:53 发表


一天没来又讨论了那么多,看到一半先插两句~
我觉得应该这么理解：在纯数字领域，异步方式的确是理想化的东西，是完美的。
在理论上，它的确可以完全隔离DAC前端所带来的一切JITTER，它对JITTER的处理效果肯 ...

如果不采样合适的技术措施来修补当前这有明显技术缺陷的解码器，这转盘还真是个严重问题。

我曾质疑，DCS为何不使用恒温晶振，是DCS疯了还是弱智了？如果DCS也被迫使用那种必须从转盘出来的信号中提取时钟信号的解码芯片，那么现在我没有质疑了，因为如此，就是DCS使用当今最先进的氢原子钟，恐怕也会被转盘的机械不稳定拖垮。DCS没有疯，也没弱智。

shanyechungu

其实这个还是看怎么理解了。

我觉得你说的没问题。

不过，模拟部分的影响，在zhao版和白版看来也会归结为jitter。

其实仔细想想看，真正影响音质的地方，就是出现在DA过程和后面的模拟输出部分。

即便是jitter的影响，也通通体现在DA过程中。

在DA过程中影响音质的也就是jitter和量化误差还有信号混叠。

混叠是单纯靠DA没发解决的，把它与ADjitter并列吧，先天的。不谈。

那就剩下jitter和量化误差，而在整个过程中，究竟什么会影响jitter，什么会影响量化误差呢？

我分析一下：影响量化误差的就是分辨率，和积分电容。

先说前者，量化误差受到参考电压的影响，参考电压不稳，则存在输出量化值与实际量化值不相等只情况，所以提供一个稳定的参考电压是非常必要的。

积分电容就会被震动，电源之类的干扰。

影响jitter的因素，按目前的讨论来讲，就多了，任何外界因素，只要其最终能够对DA的时钟产生影响者，都可称之为DA jitter的组成部分。

现在讨论异步方式，方案是独立时钟+前端传送数据，数据肯定不会有任何问题，不谈。就谈独立时钟会受那些因素影响，我简单列一下：

1，晶振本身误差
2，温度
3，DAC机械震动
4，外界电磁
5，数字电路对晶振电容的串扰
6，模拟电路对晶振电容的干扰
7，DA转换时间不均
8，来自前端的干扰？

其中的第8项，我暂且理解为传输线内部信号反射，辐射以及其由于某些原因产生的机械震动对时钟的干扰。

不知道有没有列全，请大家补充。

[ 本帖最后由 shanyechungu 于 2009-4-9 23:27 编辑 ]

nadesicozhao

原帖由 whisky_qz 于 2009-4-9 23:16 发表

我不想跟你扯，我说基本做到完美只是客气的说法。
世界上根本没有完美的东西，这个哲学命题我非常了解，因此我也没有走什么极端，谢谢。

谢谢你的客气
请举例说明你的假设——buffer能基本完美削除jitter

PPL电路也只不过期待能尽量减小jitter 而且还有好坏之分
更和况一个连电路结构都没有限定的buffer概念

mifeng

看了这么多，我觉得异步的做法比同步时钟在理论上能做到更高的精度和更小的jitter应当是没问题的。
或者说，异步工作使传输jitter的理论极限做到了“无”
回到现实问题，首先要看工业水平达得达不到那个理论极限，第二要看扭转整个业界的现实做法需要多大的XXX（或者资本，或者勇气，这个可以随意想象填空）
我倾向于认为在这个个体问题上，目前的基础工业水平比理论极限是更大的问题
数字世界，和理论世界，毕竟还是要比现实来得单纯和完美

[ 本帖最后由 mifeng 于 2009-4-9 23:32 编辑 ]

nadesicozhao

原帖由 shanyechungu 于 2009-4-9 23:20 发表
其实这个还是看怎么理解了。

我觉得你说的没问题。

不过，模拟部分的影响，在zhao版和白版看来也会归结为jitter。

其实仔细想想看，真正影响音质的地方，就是出现在DA过程和后面的模拟输出部分。

即便是 ...

恩 这样来讨论问题就比较客观了

随便找一段真正行家写的东西 不是我们这种半吊子讨论的

电源噪声和基板噪声都会引起VCO的输出信号发生频率变化，并使其相位也发生变化。这种相位变化会一个周期接一个周期地累积，直到噪声脉冲变弱或PLL将这种噪声引起的频率误差纠正过来。PLL纠正这种频率误差的速度受环路带宽限制。由于PLL中参考信号和输出信号之间的相位误差也会一个周期接一个周期地累积，所以低频的方波噪声信号会引起最严重的输出抖动。若PLL为欠阻尼，那么频率处于环路带宽附近的噪声所带来的抖动就会更严重。另外，如果输入参考信号发生抖动，而这个抖动的频率也位于环路带宽附近，那么 PLL会将这个抖动放大。当该PLL为欠阻尼时，这种情况尤为明显。