关于Jitter（一个转帖）。

canicula

交易区新帖推荐

原文引自http://www.cndiyclub.com/bbs/read.php?tid=11780。原文中无红色的部分，其译自Information Technology - Fibre Channel - Methodologies for Jitter Specification （有兴趣的从后面地址下载 ftp://ftp.t11.org/t11/member/fc/jitter_meth/99-151v2.pdf，里面有更多的详细内容）中关于Jitter的定义。可能技术内容较多，大家将就一下。
       数字音频系统不同于模拟音频系统。在模拟域，信号是连续的、可变的电压或电流，而在数字域里，信号是一组有限个数的离散数值。这些数值只是代表某些特定时间点上的信号，或采样瞬间的信号，而不是代表连续的每一时刻的信号。
       数字音频通常可以解决模拟录音和传送过程中的许多问题，如失真、线路噪声、磁带放音时的“咝咝”声、抖晃、串音等。如果不能解决，数字音频对这些问题中的大多数都有很强的抵抗能力。但是当振荡器不稳定、电缆损耗或噪声很大时，就会在时间域里影响数字信号，产生抖动。
       一、什么是抖动？
       通俗来讲，抖动是一个事件在时间上的改变。（Jitter是来自与一个事件的理想时间的偏差，参考事件是电子事件的微分零点交叉口（differential zero crossing）和光学系统的标称接收门限功率电平。Jitter是由确定性部分和高斯（随机）部分组成的。）
       例如，一个标称的、有规律的时钟信号上的抖动，就是真实的时钟的实际脉冲跳变时间点和理想的完全有规律的时钟信号的脉冲跳变时间点之间的改变。
       与标称参考信号不同，在抖动数据流里，许多脉冲的零坐标点与理想时钟的零坐标点在时间上有所改变。换句话说，抖动是数字接口信号的相位调制。图1是一个抖动的AES3波形图。
图1
       当非常小的抖动存在时，脉冲跳变点在时间轴上向前或向后移动很短的距离。当抖动增大时，跳变点在时间轴上移动的距离就变长。
       抖动幅度就是对时间改变量的一种测量，用时间单位来表述，如纳秒，或者用单位间隔（UI）来表述。UI是专门用于数字信号的时间单位，一个UI是数字信号状态变化的最小单位间隔，等同于一个比特的传送长度。对于一个48KHZ帧率的AES3信号，每个子帧有32比特，每帧就有64比特，在双相位标志编码后，通道内每帧有128比特。这样，1UI＝1/（128×48000）＝163ns。
      抖动频率是指抖动波形相移的速率。像其它的噪声或干扰信号一样，抖动调制信号可能是一个单一的有规律的正弦波信号、一个合成的波形、或是一个完全随机的信号。   
       二、抖动的分类
       根据抖动出现在数字信号系统链路中的位置，可以分为采样抖动和接口抖动，这也是影响一个数字音频信号的两个重要抖动。
       采样抖动
       采样抖动是指A/D变换器在采样过程中或D/A变换器在D/A变换过程中出现的定时出错。采样抖动在A/D变换器和D/A变换器中通常是和令人关注的采样时钟有关。
       采样抖动可以影响音频信号的音质，增加噪声和失真。在进行A/D变换时，如果信号被带有误差的采样时钟采样，那么A/D变换器将在错误时刻采集到错误的样值。即使这些样值被无抖动地输入到D/A变换器中，重建的也只是正确时刻的错误信号，最终可能会造成在重建的模拟信号中可听到抖动调制产物。从这点可以看出，A/D变换器时钟的去抖动是很重要的。时钟的定时误差和时钟振荡器的相位噪声特性有关，石英振荡器有着低相位噪声，通常只有10ps的均方误差。因此，整个系统的定时必须使用石英振荡器来作为参考源。
       A/D变换器采样定时的抖动对采样过程产生的影响很像FM调制，输入信号相当于载波，而抖动相当于调制信号。抖动会减小输入信号的电平幅度，在频谱图上看到的是在输入信号频谱的两侧距离为抖动频率整数倍的位置上加入的边带成分。
图2
       图2说明了对一个真实信号的这种影响。输入信号为10KHz，抖动调制信号为3KHz。在距离输入信号3KHz的两侧处出现其它的两个频率分量，这就是抖动调制的上、下边带。（在图中，在接近于10KHz分量的频谱处还有“裙边”效应。这是由于在系统中还存在一些类似噪声的低频抖动）。
       而在D/A变换时，如果D/A变换的定时和A/D变换的定时不一致，即使D/A变换器有着高精度的时钟定时，也会造成变换器在错误的时刻转化了正确的样值。尽管输出数据是正确的，但是由抖动造成的定时误差最终还是会在输出模拟信号中产生噪声和失真。幸运的是，这种失真只是回放的问题，数据本身是没有问题的，因此只要保持定时的一致性（即同步）就能解决这个问题。系统一般都会使用PLL（锁相环路）来完成这个功能。PLL具有减小抖动的功能，可以实现振荡器与参考信号之间的去耦合，使信号在精确稳定的时基上重新定时。
       接口抖动
       接口抖动是指数字信号系统之间传输数据时出现的抖动，发生在数字信号从一个设备传送到另一个设备的时候。数据传送和接收中的抖动、电缆上的线路损耗、噪声和其它干扰信号都能引起接口信号的抖动和衰变。
       数字接口上的抖动源有设备本身产生的固有抖动，也有由于传输电路或者传输电缆引起的数据传输抖动。传输电缆阻抗的不一致性可能引起高频损耗，使得数字信号脉冲的跳变时间变长，各脉冲的持续时间相应拖长，从而使相邻脉冲产生重叠，这将导致脉冲跳变的模糊，引起码间干扰。
图3
       图3说明受电缆损耗影响的AES3波形。灰线代表AES3理想波形，兰线代表受电缆损耗影响的波形。图中被放大部分说明脉冲跳变时间点被从理想的零坐标点移走，从而使脉冲上升时间和下降时间延长，导致了脉冲跳变的模糊。
       信号上的噪声能改变脉冲跳变的时间点。信号对于噪声的敏感度取决于跳变速度，而跳变速度又取决于电缆损耗。电缆损耗大，跳变时间变长，速度就慢；电缆损耗小，跳变时间短，速度就快。电缆噪声引入的抖动量直接关系到零坐标上的斜率，因为电压和这个斜率决定的时间有关。在快速跳变中，任何干扰噪声都不会产生许多抖动，因为电压偏移将引起一个很小的时间偏移。也就是说，在电缆损耗小的情况下，噪声不会引起信号太多的抖动。而电缆损耗变大时，噪声就会引起更多的抖动。   
       三、抖动的特征
       抖动容限和抖动累积是抖动的两个重要特征。
       抖动容限
       一个AES3数字音频接收机能够对接口信号进行解码，这个信号的抖动和要解码的脉冲的长度相比要小得多。随着抖动电平的增加，接收机开始对信号的解码出现错误，接着导致解码失败——偶尔哑音或有时失锁。在接收机开始产生错误之前的最大抖动电平被称作设备的抖动容限。
       正如PLL（锁相环路）特性所示，一个时钟恢复电路的PLL有着一个低通特性，在拐点频率以下它对变化做出响应或“记录”，而在拐点频率以上它滤除变化。
       抖动容限不依赖于接收机拐点频率以上的抖动频率。随着抖动频率的降低，接收机更能跟随变化而做出反应。这就意味着在抖动频率低时，接收机能够记录更大的抖动，因此，抖动容限也就提高了。
       对于接近于拐点频率的抖动频率，由于阻尼设计的不好，很可能造成抖动容限的急剧下降。这种情况的发生是由接收机的谐振电路引起的，它使得即将到来的数据的跳变时间点的偏离和接收机估算的数据跳变时间点相匹配。如果接收机根本没能记录到抖动，实际情况将更遭。
图4
       AES3接口规范定义了一个抖动容限模板，显示在图4中。容限的单位用UI表示。图中的兰线代表接收机抖动容限的最大限制，X轴代表正弦抖动的频率，Y轴代表抖动的峰-峰值幅度。这个模板暗示接收机应该有一个在8KHz处的拐点频率。这就意味着接收机PLL在这个频率以下不能够削弱抖动；相反，它将记录抖动并将它传递过去。如果需要很大的削弱抖动，就要使用第二个PLL，并且它的拐点频率要定的更低一点。
       抖动累积
       在一个短的数字设备链路上，每一个设备都被锁定于前一个设备，链路最后一级上的抖动有前面几级的贡献。每个设备都要把它们本身的固有抖动加上，以及每个连接电缆都会贡献电缆引入的抖动，在每一级上还会有一些抖动增益或衰减。
       这个过程被称作抖动累积。累积结果会随各个设备抖动特性和每一级上的数据模式而变化。但是在某些时候，出现了“病态”信号的情况下，所有抖动就会不恰当的结合在一起。
       带有时钟恢复的设备链路系统就有着类似的特性，一个“病态”信号在每一级都有相同的影响。如表1所示，仅在几级之后就会有大量的抖动累积。
       对于这种计算的目的，我们仅限于所有设备的抖动传递功能拐点频率以下的抖动，因此抖动衰减不可能出现。抖动传递功能是对抖动频率来讲的抖动增益的一个测量。对于一个同步于外部源的设备，外部源上的抖动可以通过该设备并输出。输出上的抖动就是这个从外部源传递来的抖动和设备固有抖动的结合。在设备PLL拐点频率以上，传递抖动被衰减，没有增益；而在拐点频率附近通常都会有一个特定的增益量，这被称作抖动峰值，这是PLL反馈回路的相位特性所造成的结果。
      为了简单化，我们假设——在每一级上（电缆引入和固有抖动混合在一起），所有设备贡献等量的抖动J。还假设每一个设备以同样的增益把来自前一级的抖动进行放大——记住，在抖动传递功能中，增益只不过是有可能使抖动接近峰值。
     下表列出了在分别经过了链路上3级、4级和5级之后的输出抖动，以J的倍数来表示。
表1
       从表中可以看出在每一级增益都是0dB的情况下，输出抖动仅仅是在每一级产生的抖动的总和，（这些抖动电平是峰值，所以它们可以相加）。记住这种情况发生在拐点频率以下的频率上；在高频点，输入抖动会衰减，因此最后的输出抖动提升很慢。
       大于0dB的增益表明抖动传递功能的峰值影响。如果峰值存在，仅会在PLL拐点频率附近会得到这个峰值。抖动是宽带信号，只有一小部分信号被放大，并且峰值的作用会很小。但是，这些作用过程有可能会使抖动集中在峰值区域内。
       抖动累积产生的不正常的电平的一个通常症状是对于设备的最后链路，数据有时会丢失，甚至是失锁。不幸的是，这种情况很难再恢复。
       AES3规范里指出所有设备在任何频率上的正弦波抖动增益要小于2dB，另外，还有一个标准的抖动衰减规范，这就是在1KHz以上至少要衰减6dB，设备对接口抖动的衰减应该符合该规范。
       四、结束语
       抖动在整个数字信号链路中都可能出现，在数字链路中的每一级都要对其进行控制，使数据无差错地通过各级链路。这一点在级联设备链路中尤其重要，因为抖动会在输出信号中积累，就像接口会产生抖动一样，每级设备都会产生一点抖动，最终造成误码或者变换误差。传统的模拟指标（如THD+N和频谱分析）也可以用来分析输出信号的质量，包括抖动的影响。例如，在0dB，20KHz时测得的THD+N如果不大于在1KHZ时测得的值，抖动的影响就不是很大。如果接收器可以无误码地接收数据，接口抖动误差的影响也就不重要了，这就是为什么数据常常可以轻易地无误差拷贝的原因。但是，由于采样抖动的存在，A/D变换器必须精确定时。对于D/A变换器来说，时钟的恢复也是至关重要的。抖动也许并不是实现一个精心设计的高质量数字音频系统的主要限制，但是当市场上出现更长字长和更高采样频率的器件时，使用它们来搭建新的系统时就要考虑抖动的影响了。总之，抖动是使输出数字音频信号产生失真的原因之一，它的影响必须在设计中予以消除。

[ 本帖最后由 canicula 于 2008-9-16 23:18 编辑 ]