使用10MHZ PLL时钟的NDP-1数字转盘
本帖最后由 夜游人 于 2021-10-26 21:40 编辑NDP-1这个项目耗时一年整整，期间也改好多次方案，电源配置，时钟，跟一开始的设计比都已经面目全非，技术上跟之前的3.75转盘也不是换代的差距了。
目前MCU使用450MHZ的H7芯片，内存更大，机制也更先进。
比之从前更大的区别是不再使用单线程的裸机设计，首次在数字播放设备上面使用了实时操作系统RTOS，列出单独一个线程处理外设中断，让播放主线程有更好的周期完整性，这是其他任何单片机数字转盘没有的。
NDP-1的音频时钟采用外部10MHZ+SI5341BD的方案，熟悉PLL设计的朋友知道这枚RMB100+的专业级时钟芯片的性能，比一般的PLL芯片有更低的相位噪声。在这样的时钟设计上，PLL芯片的重要性根本不比10MHZ的晶振低，PLL芯片性能不配套的话是根本无法发挥出外部10MHZ时钟该有的性能，我们经常可以看到这样的场景，烧友一昧的追求外部10MHZ时钟的1HZ性能或者时钟线是否高级，而不知道他们后接的PLL性能究竟几何。
外接的10MHZ时钟不但为音频PLL提供参考，而且是MCU运行的基准时钟，线程运行超级稳定，是这台转盘出好声的基础。
整机内部一共配置了8路超低噪声稳压，使用了多种手段隔绝各部分间的噪声传递。
除了传统的RCA同轴输出，这次已经不再配置HDMI接口的I2S输出，取而代之的是带有驱动输出的SMA插座，直接传输给配套的DAC不需要经过电平转换芯片。DAC芯片供应吃紧逼得大家都在研发分立R2R解码电路，我们的全分立R2R解码也开发完成了，到时候会实现SMA-SMA的直传连接。
虽然NDP-1只是一台功能简单的SD纯数字转盘，却是以作为一台参考级的数字音源为出发点，挑战CD转盘的重放音质是这样一台设备的使命。
背部有MCLK，是输出吗？ 挑战cd转盘是指什么档次cd转盘呢 chunshuo 发表于 2021-10-27 09:04
背部有MCLK，是输出吗？
PLL的MCLK输出嘛，I2S必备 夜游人 发表于 2021-10-27 11:40
PLL的MCLK输出嘛，I2S必备
22.5792 还是24.576？ 点赞。
听说还有一个三输出线电待产？
:D 是有配套的10m钟还是内置了？ 这点没看懂 jeep945 发表于 2021-11-1 17:21
是有配套的10m钟还是内置了？ 这点没看懂
10m肯定是要外置的，不然就没得玩钟和时钟线了 夜游人 发表于 2021-11-1 19:49
10m肯定是要外置的，不然就没得玩钟和时钟线了
哦 啥时候出？ 期待中哈。 如果再出个配套10m钟就最好 jeep945 发表于 2021-11-2 11:43
哦 啥时候出？ 期待中哈。 如果再出个配套10m钟就最好
{:1_95:}都出了十几套了，配套我们自己带隔离输出的10M钟效果还是不错的
居然是sma的，sma高频线一大堆，省钱了 这个sma可以给helen吗？ SMA是用于匹配本家DAC的，其实同轴输出就已经很强了，毕竟不是那些大路同轴 今天在论坛看到一些坛友的看法，4000以下的数播无法听
可能指的是厂机？等到过了交货压力期我考虑准备一套NDP-1供有兴趣朋友对比看看，条件是系统数播成本4K以上
;P看看是不是这样了 我有10M钟，可以试试跟NS200II PK:lol
