年底奉献——《数字信号加持的重要性》
本帖最后由 Loliconquesta 于 2017-1-14 19:39 编辑前言： 今年着实剁手频繁，几乎将手头的所有系统全部进行了升级，又被大佬强力安利而入了ME坑，所以小弟此刻已是两手空空、两袖清风……成了彻头彻尾的穷光蛋。
当然，手不能白剁，小弟虽然不懂音乐，但玩设备总得学点东西才行，不然就是白玩。去年的玩的重点是数字界面，倒腾了不少，可谓是获益颇多；而今年以入 DA2为契机，也确实学到了不少，特别让小弟进一步认识到了数字信号加持的重要性。
因为一直想写点有营养的东西，而不是光光点评某些产品怎么怎么样，所以这次算是科（装）普（B）文。解说部分分成四个部分来说。
本帖最后由 Loliconquesta 于 2017-1-14 21:02 编辑
三、异步采样率转换器（ASRC） 提到减少抖动的方法，就不能不提及ASRC（Asynchronous Sample Rate Converter，异步采样率转换器）。它对输入数据进行重采样，还能够有效消除输入时钟里的抖动。
ASRC的基本原理就是使用本地时钟源作为参考时钟输入，舍弃前端输入的时钟信号，并对输入信号进行重采样，由于采样时钟是拥有足够低的抖动的时钟源，再加上实现了对前端时钟的隔离，就能避免来自外部的抖动影响输出时钟。
过程如下图所示：
具体来说，ASRC的做法是DIR接收到的信号，BCK 、LRCK、 DATA送入DSP，再将MCLK抛弃，然后在DSP里对信号进行重采样，接着用一个本地时钟作为MCLK重新包装输出，从而做到隔离前端数字源带入的抖动。
至于重采样部分，那更容易理解，就是无论你原本采样率是多少，在这里全部都按照解码器提供的一个新的固定采样率来采样，如果你码率低于新采样率那就填空。比如44.1k/16bit变成96k/24bit的话，16bit后面8bit全部填0，但是44.1k变96k是非整数变换，这样就会产生误差，这个误差数据就会引起失真，同时，你将信号从44.1k变成96k的时候噪声的频段也被推高了，将噪声推到人耳能听到的范围之外。但是噪音推高之后虽然确实更加弄清晰了所见的信号，但是无法避免地进行处理，整个声音就不自然，是修饰过的声音（可以理解成过了一遍美图秀秀）。 故而ASRC因其独有的特性，虽然能阻止前端数字源抖动的引入，但却因此会造成声音的不够自然（所以顶级的ASRC机的设计，追求的不是所谓“自然之美”，而是追求“美的自然”），再加上本身的抖动信号倚靠本地时钟源，而非前端数字源，因此即使前端抖动足够低，但倘若本地时钟不佳，就仍会对声音造成负面影响。所以ASRC的解码器，对本地时钟的要求极高。
举几个例子： 目前市面上的解码器中，拥有ASRC的解码有相当大的数量，最著名的就是近年来很火爆的ESS家的各路芯片，比如近几年很火的ES9018S，这块芯片自从出来起就因其逆天的指标参数让各大音频设备开发厂家兴奋不已，动态范围、信噪比等各种突破天际，但在设计解码器的过程中大家却极少能做出真正具有音乐性的ES9018S芯片的产品，从几百、千元元的国内作坊产品，一直到weiss的顶级dac，都采用了这块芯片，但真正意义上做的“好听”的，可以说是凤毛麟角。之后国内各路“大神（神棍？）”接连抨击这是块垃圾芯片……一时间硝烟四起。
当然，这么说并不是要把锅全扔到9018的ASRC上（ES9018S这块芯片本身还有其它坑，ESS留着），有ASRC芯片的机器多了去了，做的好听的机子也不少。但是不关闭ES9018S的ASRC确实是极大地限制了优秀设计者们的发挥空间。诚然，9018的解码老老实实做，也能做出个差不多还可以的声音，自己自带的ASRC比不少不入流的设计师自己设计的ASRC解码要好得多，但要真想做出极品设计，还是得把ASRC给关了才行，不过ES9018S有一个绕过ASRC的属性在里面——就是ES9018S用I2S输入的时候可以跟随MCLK。
如果没猜错的话（错的话麻烦指正，小弟会及时纠正，谢谢），VEGA的USB口能开启高精度模式应该就是这个原理（当然，小弟并不知道VEGA为何要热机那么久才能开启高精度模式，按理来说OCXO才需要预热，但是一般的VCXO不需要预热，一般晶振五分钟就能正常工作了…这个问题本人不清楚）：通过USB强制进SSRC（同步采样率转换器）（这里USB过去就是走IIS的了），跟它本身的USB界面共用时钟，相当于进行一个准时钟同步，本来用于异步采样（ASRC）的时钟现在给它一个同步的，必须按照其步伐来采样。然后降低了DPLL的带宽，对前端数字信号的要求也就大幅提高，如果这模式给它一个抖动大的信号，那就很容易会失锁……各种断……这个也是缺陷所在。目前拥有这种绕过9018的ASRC的方式的解码器也逐渐增多，据说歌诗德X20也有这种模式（但同轴的难做，因为芯片自身恢复出的时钟信号，会同时加入自身的抖动，就算比较NB的芯片也是几十皮秒级的，而且还要引入前端的抖动信号——最后累积起来的抖动就会过大，要达到晶振级就很不容易。而I2S是有单独时钟通道的，无需这个过程，不会引入恢复时钟信号过程中的芯片的抖动，USB也是直接将自身的晶振时钟引过去的，因此这俩好做，要靠芯片恢复时钟信号去做的话很难做）。
ASRC并非什么新技术，只是一种的防止前端抖动引入的技术手段，在不少机子中都有使用。除了使用ESS家芯片的机子【国外的比如Weiss DAC202（ES9018S）、Weiss Medea Plus（ES9018S）、Lavry Quintessence DA-N5（ES9018S）、Apogge Symphony I/O（ES9018S）、LH Labs Vi Tube DAC（ES9018S）、Mytek Manhattan DAC（ES9016S）、Mytek Brooklyn DAC（ES9016S）、Wyred 4 Sound DAC2（ES9018S）、Benchmark DAC2 hcg（ES9018S）等等；国内的比如钰龙da8系列（ES9018S）、歌诗德x20（ES9018S）、山灵H1.2（ES9016S）、Aune X1S（ES9018K2M）、双木三林M8（ES9018S）、AURALIC VEGA（ES9018S）、谷津U4（ES9018K2M）等】以外，像近年来比较火的2W级专业解码器Forssell MDAC-2a（采用PCM1794+CS8421）、甚至是Hi-End级的Jeff Rowland Aeris DAC也采用了ASRC芯片（采用AD1895A），国内的还有前几年的著名机子KK Master（采用CS8421）等。
另外，因为ASRC的抖动消除特性，因而对前端数字源的抖动性能的好坏并不敏感。用句简单的话说：就是你在前面加个好的数字界面，或者加一个差一点的数字界面，如果在不带ASRC的机子上（而且没有强大的抖动抑制能力的机子）对比，或许会相差很明显（抖动差的会更加糊、散，薄、质感差），但是如果接在ASRC机的前面，那么差距就会相对不那么明显，主要就是抖动部分的差距就相对难体现的出，只能从其他方面区分出两者的差距。
那么既然这么说，很多人就会问是不是只要是ASRC机子，我用垃圾界面也没关系呢？答案显然是否的。因为数字信号并不仅仅是抖动，虽说抖动是衡量数字信号的最重要的指标之一，抖动抑制也是数字界面的最重要职责，但是时钟是一方面，信号质量又是另一方面，时钟并不影响信号本身质量对比。因此对于解码器来说，前端给的数字信号依旧是越NB越好。更何况ASRC机也是有好坏的，最简单来说，像解码本地时钟渣渣的那类ASRC机，自然就是下品。
自ES9018S火爆之后，ESS又相继推出了ES9028pro和ES9038pro系列。这一次ESS填上了之前留下的诸多坑。至此，这款新片才算是真正开始走向完善的道路。要初步判断这类能关ASRC的解码/一体机的好坏，只需要对比关掉ASRC的情况下，声音是否明显好于不关就行，这个做到了，机子就算达到及格线了（毕竟这点都达不到的话还不如不关，关掉ASRC后才是能体现各家设计者对数字处理部分的设计水平的时候），剩下的只要同类机子在关掉ASRC +前面接同样数字源下对比谁更好就行了，简单易懂。
本帖最后由 Loliconquesta 于 2017-1-14 19:31 编辑
四、锁相环（Phase Locked Loop，简称PLL） 作为抑制抖动的最常用方法，无论是模拟PLL还是数字PLL，基本原理都是利用反馈环和可变频率的振荡器来跟踪输入的时钟，从而输出一个更加稳定纯净的时钟信号。基本原理如下图所示：
锁相环是一种用于生成与参考源相位同步之新信号的电路。其包含三个重要部分，鉴相器、环路滤波器和压控振荡器。PLL的VCO一般使用压控晶振VCXO来实现（这种非常常见，对烧友们来说最耳熟能详的就是Prism Sound ADA-8XR、Prism Sound Dream DA-2上用的VCXO了，另外Myteck Manhattan用的Crystek CVHD-950也是这种）。PLL的环路，尤其是滤波器设计是关键所在，滤波器会滤掉输入时钟的高频抖动，但滤波器输入的截至频率太低又不能有效锁定输入信号。所以很多高端机器都采用两个PLL串联，来获得更低的抖动。 锁相环分为传统锁相环PLL和数字锁相环DPLL两种。传统锁相环高成本且高性能，如上图所示；而数字锁相环成本较低但性能还可以。根据应用加以区别，事实上DPLL并不合适音频领域应用，因为DPLL抖动较大，数字音频领域大多都是抖动敏感设备，但是基于成本和开发难度考量，一些设备还是使用DPLL技术，部分产品做的还算不错。
一级PLL，对于dac来说都有，这个和相噪无关。锁相环之所以难做，指的都是二级PLL。这个领域比较知名的就是Prism Sound的两台旗舰8XR和DA2了，这家的抖动抑制能力之所以如此高超，全赖与此。
这俩机以纯硬件设计的二级锁相环，对抖动的抑制能力远超同类机体，所以才会有老烧表示：随便一台垃圾解码让8XR、da2接前面，出来的都会变成顶级解码的声音。很多烧友说起最NB的数字界面，都会首先想到8XR的火线界面，然而很多人却不知道8XR火线界面虽NB，但这机子的真正精髓却在它的二级锁相环上面。
同理，顺便提一下Prism Sound lyra/lyra2。这机自从被某国内网站用垃圾声卡和外行测试狂黑了一顿之后，就有不少烧友凭着“声音确实不怎么样”的表面听感，闻风而起哄。一时间这台曾经被奉为万元级标杆的设备从神坛跌落到深渊。然而事实究竟如何呢？
一台设备拿到手，我们首先去做的事情并不是立马插上电源去用耳朵听，然后听完立马下一个结论来定性这机好不好——这是小白们的做法。我们首先要做的，是搞清楚这样东西的定位，长处是什么，短处是什么，用在什么地方、什么环节最适合。所以要用，就得用这东西的长处。lyra2是什么？是台多功能专业一体机，并不是普通的hifi一体机，更不是拿来当纯解码用的。1万块钱，买这么多功能，你要想它某方面单独拿出来也能值1W？快醒醒，想多了。特别是专业机的价格，不说一分钱一定一分货，但还是有相当的参考意义的。Lyra2当dac用，和万元级dac自然存在一定差距，耳放呢？就靠片5532——能推好啥……
说到这里，有些人肯定会说：lyra2，肯定要当界面，当界面好！——谁说lyra2是界面NB的？没搞清楚前，千万不要人云亦云。Lyra2本身那个USB界面，不说它渣渣，但是确实只是一般货，但为啥用lyra2的很多人都说这东西当界面不错呢？那是它自带的锁相环的功劳——当你自以为把lyra2当界面用接别的解码器的时候，实际上真正的功臣是它自身的PLL在帮助抑制抖动。当然这个PLL比起8XR、DA2这两台机子性能还是有不小差距的，后两者是2nd PLL，而lyra2作为Prism Sound入门机，用的是一套比较廉价的混和PLL，这套PLL里连晶振都没用，用一块芯片作为代替了。
那这套简易的PLL到底有多少水平呢？可以说的是：比目前万元内不少dac的内置的PLL都还是有优势的。所以你USB接lyra2，再借一台数字部分一般的解码，会感觉比那台解码自带的USB口插着要NB不少，不是因为lyra2的界面有多少厉害，而是它自身的那套混和锁相环在起作用，帮你抑制了抖动，具体这机这部分量化出来到底有多少水平，有兴趣的可以参见http://www.headphoneclub.com/thread-420424-1-1.html这篇对lyra2的评测。
（lyra2外接界面加持外接dac）所以，lyra2拿来听音乐的话该怎么用、用在什么地方才是比较适合的，想必大家心里也有个素了。用法：一台相对靠谱点的外接数字源（总得比lyra2自身的界面好的才行，不负责任地说，起码也得1000、2000以上吧……）——lyra2——dac…当然这种用法还是比较奢侈的，更多人都是PC-lyra2-dac这样。总之这样使用的话回报会比讲lyra2当纯dac要靠谱得多。当然个人并不推荐专门买lyra2作为加持设备，已有lyra2这台机的用户当然可以这么玩，但是要新买这机的话，就算了。实在太不划算，性价比太低，还不如弄台weiss int204界面更靠谱。
这次按计划，本来还想继续说些新设备，不过考虑到篇幅以及文章的性质，就放到之后再说了。本文就先到这里，3QVM~~
本帖最后由 Loliconquesta 于 2017-1-15 11:12 编辑
一、数字源 广义上的数字源包含所有DAC前的数字设备，界面、转盘、数波，还有各种数字处理器等等。这些就好比是水源，在整个系统中占着绝对上游的地位，此处的优劣，很大程度上决定着最终结果的好坏。所以现在越来越多的烧友都意识到要弄一台靠谱的界面、数波、高级转盘等，甚至还出现了各种五花八门的USB处理器（这玩意儿的作用各位自行评判,小弟不予置评）。
入门级的初烧，更多的是关注数模转换器(DAC)芯片本身。通过查看官方芯片手册，反复比对各型号芯片的指标、转换类型（电压型、电流型）以及转换模式（多bit，1bit），并对此乐此不疲。诚然，不同的芯片最终出来的声音风格都有所区别，然而对指标和风格影响更大的数字信号却没多少烧友关注。为什么采用同样DAC芯片的解码器有的卖几百有的卖几万，为什么同样是AK4395，8XR能那么强，这里面数字信号的处理技术占了大头。
那么，这就产生了一个新的问题，是不是只要买了高级的解码器就可以随便喂什么信号进去都能出来好声音了呢？不少朋友在网上讨论的时候，每当聊到高档解码器、耳放等这些设备时就会有一个错误的概念。认为只要买了这些器材，那么前端就不需要投入什么了，随便喂些信号进去也能出好声。须知信号源是一个系统中最为重要的环节，为什么有烧友升级了后端器材之后说反倒不如以前好听了，很多时候并非新器材的锅，而是你的信号源不够好，被新器材暴露了缺陷而已。
继续说DAC。DAC芯片解码需要至少四个信号：主时钟（MCLK）、帧时钟（LRCK）、位时钟（BCK）以及数据（DATA）。大家平时嘴上谈的最多的外接时钟什么的，指的是WC，要用WC升频到MCLK就要锁相环，而帧时钟和位时钟可以从MCLK里得到。整个数字音频系统里所有的数据转换都是以MCLK为参考进行的，MCLK的质量直接影响最终转换结果的表现：解码器通过SPDIF端口从信号源得到的是调制好的信号，里面包含了DATA和MCLK，需要DIR芯片里的PLL去同步然后通过解算电路重新将时钟和数据信号恢复出来送给后面的环节，市面上的dac，对于前端数字源往往处理方式也有各自的不同，比如：
1、有些DAC的工作模式较为简单，只需要用这个恢复出来的时钟为参考直接送去DAC芯片解码，这种模式就是跟随前端数字源的时钟的模式（大多数纯硬件解码器都是用这种模式，带ASRC的机型除外）；
2、而如果将得到的时钟和数据送到DSP里面重采样滤波等整形手段处理过再用本地高精度时钟重新调整时钟信号，这种模式依靠这个高精度时钟能在一定范围内对恢复出来的数字信号做一些正面的修正，但总体是跟随着前端的时钟走，一边跟随一边修正。最终结果由两者的时钟（前端数字源的时钟和DAC的时钟）共同决定，这种就是所谓的时钟同步模式（此模式在中高端、高端解码器里面经常看得到，比如hilo）。
很明显，不管是跟随前端时钟模式还是时钟同步模式，前端数字源加入的时钟都是占着主导因素的（但带ASRC的解码除外，它能够隔离前端带入的抖动，这个要放到后面说）。无论你DAC的本地时钟多么厉害，它依旧是以信号源送来的MCLK为参考进行降抖处理，所以信号源的信号质量始终都会影响DAC的表现，想来得到更好的效果，如何让进入DAC的数字信号质量更好就成为决胜的关键。做不到这一点，你用多高级的解码器都是浪费钱。 因此，烧友们在选择一套相对高端的系统的开始，就因该在数字源部分重点投入，而不是把重心先放到后面，这里引用之前看到的某大佬的一句话：你净水器再好，也不意味着可以在上面撒尿，出来的水味道像农夫山泉一样（当然当时这句话比喻的是：你后面的数字处理部分再NB，也不意味着可以喂它非常垃圾的信号，还指望它出来的信号一样非常高质量）……
本帖最后由 Loliconquesta 于 2017-1-14 19:26 编辑
二、抖动 这个指标自从开始玩界面，个人就一直追求这方面的极致，毕竟数字界面等纯数字处理设备其最大、最基本的职责就是降低数字信号的抖动，这个做不好的话，其他都是无意义。
1、那抖动究竟指的是什么 它是指事件（诸如有规律的时钟信号）在时间上相对于标称值的变化，即一个事件在时间上的改变。例如，在有规律的时钟信号上发生的抖动，就是指真实时钟的实际脉冲瞬态时间与理想时钟间的差异。
与标称参考信号不同，抖动数据流中的许多脉冲的过零瞬态与理想的时钟时基发生了时间上的变化。
但上面这么文绉绉地说，一般人肯定不明白，所以上面看不懂的可以从下图中更直观地理解：
当存在十分微小的抖动时，脉冲的瞬态会产生时间上的小量前后移动。当抖动增大时，这种时间上的偏移会加大。
2、抖动有哪些种类 根据抖动出现在数字信号系统链路中的位置，可主要分为采样抖动和接口抖动，这两种抖动类型是影响数字音频信号的两个重要抖动。 （1）采样抖动算是指AD或者DA转换器在转换过程中产生的定时错误，通常和采样时钟有关。采样抖动可以影响音频信号的音质，增加噪声和失真，造成信号质量的逐渐下降，同时也是影响数据传输可靠性的一个重要可控因素。 （2）接口抖动是指数字信号系统之间传输数据时出现的抖动，发生在数字信号从一个设备传送到另一个设备。数据传送和接收中的抖动、电缆上的线路损耗、噪声及其他干扰信号都可以引起接口信号的抖动和衰变。
数字接口上的抖动源有设备本身产生的固有抖动，也有由于传输电路或者传输线缆引起的数据传输抖动。
传输过程和传输链路中的其他因素同样可以引发抖动： 因为数码音频编码格式没有单独的时钟信号通道来传递时钟信号，时钟信号是混在数据信号中传递，DAC必须从数据中恢复出时钟。由于在传输过程中，不同数据的延迟有所不同，造成相当大的抖动。解码器虽然可以直接使用接收芯片从数据中恢复出的时钟，但是达不到很好的效果。所以必须要进行精确的时钟恢复。
传输电路中的其他因素诸如射频/电磁干扰，震动，电源干扰等同样可以引发抖动。所以音频设备的屏蔽、布线，电源等方面是非常重要的。时钟电路的电源必须高度稳定，噪音很小，速度快，尽量不与其他器件混用，才能生成抖动尽可能小的时钟信号。
3、抖动的累积 虽然并不是简单的加法，但在短数字设备链路上，每台设备都会被锁定于前一个台设备，链路最后一级上的抖动有前面几级的贡献。每台设备都要把它们本身的固有抖动加上，以及每条连接电缆都会贡献电缆引入的抖动，在每一级上还会有一些抖动增益和衰减。这个过程被称作抖动累积。
所以之前看到有烧友问：
现在这个问题就很明白了吧：对于数字线材来说，最重要、首要需要的还是要求其低抖动的特性，这样才能尽可能做到抖动累积的数值能最小化。
4、抖动的消除 首先这里要声明一下：抖动不可能完全消除，这里说的消除只能说是尽量降低。
抖动的消除非常复杂。首先设备的固有抖动是无法消除的，传输链路中的干扰等其他因素导致的抖动可以通过周边电路设计的改进和屏蔽来减小和消除。因此下面仅讨论时钟恢复中抖动的消除。
目前DAC通过AES3信号来实现精确的时钟恢复比较有代表性的方法有三种：PLL（锁相环）、ASRC（异步采样频率转换器）和DDS（直接数字频率合成）。
注：其中PLL和ASRC的内容放到接下来两节。
请教 int204 的数字输出什么水平？ amazinglv 发表于 2017-1-14 20:00
请教 int204 的数字输出什么水平？
实测未去验证（这需要非常高端且巨贵的仪器，小弟可买不起...），但用204对比过很多界面了，绝对是目前最好的民用USB数字界面之一。 年底了，大家都闲了。。 两亿总666 非常好的贴 赞一个 嘿嘿
两仪, 天天在群里找你AB TITANS家的HELEN,
ab后记得也写写帖子啊
对于数字线材来说，最重要、首要需要的还是要求其低抖动的特性，这样才能尽可能做到抖动累积的数值能最小化。
是的,
所以小弟也认为数字线是绝对不能DIY。
顶级数字线是PCHIFI玩家必须尝试的
另外aqua la scala的PLL是什麼水平? Loliconquesta 发表于 2017-1-14 19:35
四、锁相环（Phase Locked Loop，简称PLL） 作为抑制抖动的最常用方法，无论是模拟PLL还是数字PLL，基本 ...
膜拜技术大牛 好久没看到这么长的技术贴了，两亿总真是花了大心思啊 最后一张图加上本坛logo瞬间邪恶了 yeziwong 发表于 2017-1-14 22:01
膜拜技术大牛
那是小牛。你大牛。
