就我所知，dCS现有产品线中，除了Vivaldi外，所有DAC都是用上同一块Ring DAC电路板。
R2R解码其实也只是解码芯片类似的东西，并不完全代表DAC就能够好声。
要好声的话，还有很多因素要考虑的。
本帖最后由 gameguytw 于 2015-3-12 13:49 编辑
Soekris Discrete Sign Magnitude R-2R DAC
这边没人玩这玩意，学著点这才是真技术啊，很困 很困。:victory:
装机的电阻有0.05%、0.02%、0.01%误差的电阻可选，学著点这才是真技术啊
看到上面密密麻麻的电阻，制作耗时耗工说真的量不够的话实在是意义不大。:lol
fenk 发表于 2015-3-11 13:32 static/image/common/back.gif
这师傅配对都配疯了吧。零交OK么？
后来改良过电路，声音越来越好。还是有得赚。主要是小孩还小，我是奶爸，想陪伴她最可爱的时候。烧友希望外型好，内部更简洁美观。我实在没时间去搞，又不想和人合作。情愿无限期搁置，也不想仓促拿出来卖。技术宅，这个作品像一个小孩一样。
fenk 发表于 2015-3-11 17:50 static/image/common/back.gif
dcs在配对上是否用了类似dem的技术？否则怎么控制误差的。
DCS用的是VISHAY 0.1% 晶圆电阻。 1块人民币一颗批量的话。 它其实是几十个5bit R2R一起工作或轮换工作。（具体哪种，我手头没DCS，用示波器测量一下就知道了），反正就是均化误差的思想。和高端DAC，用多颗DA芯片并联其实是一样的道理。比如esoteric的旗舰好像每声道8颗，次旗舰每声道4颗。还有MSB普通版，24bit, 签名版，就是25bit,并联多了一倍的电阻。
amex 发表于 2015-3-10 16:42 static/image/common/back.gif
我就听过一个在我隔壁楼上班的朋友做的r2r，挺好听的，电阻撘的板子
确实成本太高了，光料都要几千
最近公司采购了个10万美金的示波器，我量了下之前用的PLL芯片恢复的时钟，抖动太大了。之前太不重视jitter了。现在研究用昂贵VCXO搭的分立PLL来做de-jitter了，像prism 8XR那样的比较不惜成本的方式。超低噪的VCXO难买的要命，是以公司名义，才好不容易买到。
ultra2013 发表于 2015-3-12 14:23 static/image/common/back.gif
DCS用的是VISHAY 0.1% 晶圆电阻。 1块人民币一颗批量的话。 它其实是几十个5bit R2R一起工作或轮换工作。 ...
这个轮流是怎么轮流？比如，在一个独立时钟控制下，随机在这几组通路之间切换，还是……多颗并联，可以把误差均一化，也可以把误差全叠加到一起啊，所以好奇是啥样的结构。
ultra2013 发表于 2015-3-12 14:23 static/image/common/back.gif
DCS用的是VISHAY 0.1% 晶圆电阻。 1块人民币一颗批量的话。 它其实是几十个5bit R2R一起工作或轮换工作。 ...
哈哈冰总居然还看论坛啊，以为专业奶爸了
你的线还在我这啥时候拿去？
fenk 发表于 2015-3-12 17:30
这个轮流是怎么轮流？比如，在一个独立时钟控制下，随机在这几组通路之间切换，还是……多颗并联，可以 ...
应该是在时序上轮流工作的，你看看DCS上面有很多FPGA，就是干这事情了。
这样其实不能算是严格意义上的R2R了
amex 发表于 2015-3-12 18:09 static/image/common/back.gif
哈哈冰总居然还看论坛啊，以为专业奶爸了
你的线还在我这啥时候拿去？
上班偶尔看，刚好看到了相关的。呃，过段时间吧。
fenk 发表于 2015-3-12 17:30 static/image/common/back.gif
这个轮流是怎么轮流？比如，在一个独立时钟控制下，随机在这几组通路之间切换，还是……多颗并联，可以 ...
比如20个DAC，每个采样点，就只用一个。RING DAC其实是128倍over sampling。所以相当于44.1K的标准，一个CD的采样精度，通过低通滤波相当于将128个5bit精度均化到1个16bit或24bit.
leter15 发表于 2015-3-12 19:28 static/image/common/back.gif
应该是在时序上轮流工作的，你看看DCS上面有很多FPGA，就是干这事情了。
这样其实不能算是严格意义上的 ...
是R2R啊。只不过是5bit的。比如delta-sigma的一个采样，不是1就是-1. 1到-1间只划分了一份，5bit在1到-1间划分了32等分。5bit就算不用低通滤波其也看得出基本的波形，1bit就完全看不出来了。1bit对低通滤波设计要求太高，多bit低很多。
本帖最后由 fenk 于 2015-3-13 02:12 编辑
ultra2013 发表于 2015-3-12 21:37 static/image/common/back.gif
比如20个DAC，每个采样点，就只用一个。RING DAC其实是128倍over sampling。所以相当于44.1K的标准，一个 ...
有点，没太明白，所以他到底是传统的 R-2R还是类似那种多量化等级的delta-sigma？这东西和TDA1541里一个bit用多个电流源轮流组合来抵消误差的DEM技术有相似的地方么？或者，他是多段5bit的DAC组，轮流转换从LSB到MSB中不同的部分（这个就好像还是传统的R-2R）？
主要是小弟之前一直纠结多比特delta-sigma，因为我不明白这种delta-sigma中的量化器可以输出多个量化等级，但最后还是要把他们叠加起来，还得转成脉冲宽度的方式，然后这些不同的脉冲宽度，据说可以通过查表（也不知道咋查法）映射到一些固定的幅度等级，然后滤波就能模拟输出了。这个过程到底怎么回事，我真是一点头脑都摸不到。因此你拿delta-sigma举例，而且还不止一个量化等级的delta-sigma，我一下子就彻底懵了。
小白了，感谢大大不厌其烦的讲解。
fenk 发表于 2015-3-13 00:14 static/image/common/back.gif
有点，没太明白，所以他到底是传统的 R-2R还是类似那种多量化等级的delta-sigma？这东西和TDA1541里一个 ...
1.是传统的R2R
2.首先你要知道1bit delta-sigma怎么表示一个电平。 比如摆幅在1V和-1V之间的话，它要表示0V。那就是MHz以上的1，-1,1，-1。。。这样经过低通滤波后，类似于“平均”后，就是0V。
3,那比如5bit R2R（或5bit delta-sigma)表示0V。大致是MHz以上的0.06，-0.06， 0.06， -0.06。。。这样滤波后也是0V
4. 24bit R2R,表示0V，即使不用低通滤波器，在任何一个时刻也非常近乎于0
5. 所以难度在低通滤波器的设计。1bit的delta-sigma，要用多阶滤波才能把高频噪音滤干净，有一些tradeoff难以设计。24bit R2R，成本在电阻精度。 5bit R2R，类似一个折中。
本帖最后由 fenk 于 2015-3-13 11:35 编辑
ultra2013 发表于 2015-3-13 09:31 static/image/common/back.gif
1.是传统的R2R
2.首先你要知道1bit delta-sigma怎么表示一个电平。 比如摆幅在1V和-1V之间的话，它要表示 ...
所以多比特，一比特，DAC的阶数，说到底就是比特数，采样率，量化噪声之间的平衡取舍？
delta-sigma，1bit在零点附近输出会在正负满度之间摆，这个我明白。但其他的就不懂了。
至于R-2R，主要我没明白这5bit的R-2R之间是怎么级联的（或者说没理解他怎么用5bit去凑的16或24），一个单纯的R-2R网络配合开关，输入一串0的时候，输出应该还能是0吧。
ultra2013 发表于 2015-3-13 09:31 static/image/common/back.gif
1.是传统的R2R
2.首先你要知道1bit delta-sigma怎么表示一个电平。 比如摆幅在1V和-1V之间的话，它要表示 ...
照这样说，Signalyst DSC1就相当于是dCS Ring的提炼，就是在一位元上做5bit的量化，只不过用电流做加法，反正用不了几个电阻而且电阻精度可以忽略。
疑问一，dCS Ring播DSD时只用一个R-2R就够了，为嘛要那么多？
疑问二，dCS Ring播PCM时也要delta-sigma成一比特吗？
