amex 发表于 2023-7-15 01:37
奇怪的频率，625合成音频频点似乎并不方便，倒是能被10M整除……那干嘛不直接支持10M得了
大概替换和参考的效果不一样
merging这个频率确实很奇怪，意思是机内的分数合成比自己单独的clock还要好？不支持10M我怀疑是内部时钟硬件不支持太高的频率。不过既然是625k，LZ应该去搞个分频器而不是PLL，做的好的分频器比PLL性能好太多了，而且不会有多余的spur。
KEPER 发表于 2023-7-17 00:22
merging这个频率确实很奇怪，意思是机内的分数合成比自己单独的clock还要好？不支持10M我怀疑是内部时钟硬 ...
做的好的分频器是指哪个？性能比我图上好的那种，不要74HC这种性能低的
本帖最后由 lyn456 于 2023-7-18 01:50 编辑
amex 发表于 2023-7-15 01:37
奇怪的频率，625合成音频频点似乎并不方便，倒是能被10M整除……那干嘛不直接支持10M得了
625k一点不奇怪，nadac+player跟nadac+clock的自适应同步就是用625k，读过说明书的就知道了。nadac+clock明明有10m输出，但是跟自家nadac+player同步仍用625k，明摆着merging认为设备间传输较高频率招致的skew跟受时钟设备重新pll倍频招致的jitter相比，前者更不好。
hapi/horus/nadac用local时钟时，实际上是用网口端的25m晶振进行dds，合成44.1k或48k基底的倍频时钟，整个过程并没有用到pll。
625k正好是10m与25m的公约数频率之一，而且频率落在主流音频采样率44.1k~768k之间，实际是为了单一接口既接收wck又接收625k之间具备带宽兼容性。如果同一接口兼容接收wck和10m的话，那么输入滤波器要么被迫拓宽带宽，接收更多噪声，如mutec那样；要么使用2套滤波器，通过数字ic读频率进行切换，这样增加锁定延时，如antelope那样。
hapi/horus/nadac如果用外部wck同步，那么用到的是主板上的fpga片内自带的pll硬件ip核来生成所需mck，与上述正相反，整个过程没有用到dds，用到了pll。
3nian 发表于 2023-7-17 06:51
做的好的分频器是指哪个？性能比我图上好的那种，不要74HC这种性能低的
我之前试过AD9515和onsemi的tinylogic，22M输入32分频，1hz的additive PN在=-135左右，noise floor -170不到，更好的方案没探索过。
KEPER 发表于 2023-7-18 01:48
我之前试过AD9515和onsemi的tinylogic，22M输入32分频，1hz的additive PN在=-135左右，noise floor -170 ...
收到，感谢分享。
参考lz的方法也和百万定制了一个pll，期待效果！
ultraoxox 发表于 2023-7-21 00:02
参考lz的方法也和百万定制了一个pll，期待效果！
兄用上后分享下听感哈
blizzard_c 发表于 2023-7-21 23:11
兄用上后分享下听感哈
一定hhhh
经实机验证，目前只有Horus和Hapi一代支持625kHz同步，Hapi Mkii即使最新2023.07.18固件也不支持625kHz同步:L
lyn456 发表于 2023-7-30 12:32
经实机验证，目前只有Horus和Hapi一代支持625kHz同步，Hapi Mkii即使最新2023.07.18固件也不支持625kHz同步 ...
可能merging在新款上忘了更新，一代也是在某个固件版本上开始支持的{:1_91:}
lyn456 发表于 2023-7-18 01:43
hapi/horus/nadac用local时钟时，实际上是用网口端的25m晶振进行dds，合成44.1k或48k基底的倍频时钟，整个 ...
是否意味着直接升级网口的 25m 晶振，或者改成外置 25m 输入时钟信号，是否更好呢？
lyn456 发表于 2023-7-30 12:32
经实机验证，目前只有Horus和Hapi一代支持625kHz同步，Hapi Mkii即使最新2023.07.18固件也不支持625kHz同步 ...
发个邮件给merging，让他们更新下mk2的固件，应该不是难事。
求问lz，百万那边都没有10m准换板了，哪里可以搞
