谢谢您的答复！我的理解，这就是 动态范围吧？对不对？
音频文件的信噪比是什么？我不懂这个。
好像是有关系，摘抄如下：
【信噪比公式】
SNR = 10lg（Ps / Pn） // Ps : 信号有效功率 Pn：噪声有效功率
= 20lg ( Vs / Vn ) // Vs : 信号电压有效值 Vn：噪声电压有效值
信噪比 ： 在设备最大不失真输出功率下信号与噪声的比率；
WAV PCM文件DATA保存着采样值，声音进过MIC产生连续变动的电压值，经过PCM 采样、量化、编码过程（傅里叶转换、拉普拉斯转换）最终生成采样值保存在WAV文件中，由于电压值和采样值属于线性关系，所以，要计算信噪比电压比值，将采样值相除即可，线性关系也就被去掉
---------------------
作者：wjl471582
来源：CSDN
原文：https://blog.csdn.net/wjl471582/article/details/16887527
版权声明：本文为博主原创文章，转载请附上博文链接！ :handshake 欢迎下方交流，对于部分疑问整理后一起回答 本帖最后由 zjzju 于 2019-1-25 10:19 编辑
芯片是从国外买的，我咋觉得大部分厂家做菜的水平还是有点差距呢。
是我耳朵有问题么？大部分国产产品，尤其是数字产品，听下来不干净（应该不是底噪）。当然有对比参照物了，不对比的话，听起来也很优秀，这几年进步确实很大。
是电路设计水平、器件参数匹配？
主要是用过多家数播、界面，有感而发。
激光鼠 发表于 2019-1-24 19:04
难得看到技术贴，先顶再看
:handshake xs_horizon 发表于 2019-1-26 12:36
用FPGA给USB输出的I2S信号去抖，你要去什么抖，MCLK是本地OSC提供的，难不成你想给飞秒晶振去抖？？
FPGA做I2S重整，靠的不是什么锁相环，那玩意是恢复时钟用的。
芯片设计DAC，性能越高，余地越大，发挥性能的难度也越高，见过大把设计把好好的芯片搞成渣一般 夜游人 发表于 2019-1-26 13:05
用FPGA给USB输出的I2S信号去抖，你要去什么抖，MCLK是本地OSC提供的，难不成你想给飞秒晶振去抖 ...
USB界面可以不用FPGA，这个不是必需，但是USB的IIS质量有多高，才是要做锁相环的重要原因！
顶级的锁相环性能是比一般的飞秒时钟要好很多。
锁相环是给主时钟做（时钟不够优秀），还有，除了MCLK外IIS的其它几根线的质量也非常关键，这些都需要FPGA配合编程对USB进行二次处理，整形并非最关键。 xs_horizon 发表于 2019-1-26 13:13
USB界面可以不用FPGA，这个不是必需，但是USB的IIS质量有多高，才是要做锁相环的重要原因！
顶级的锁 ...
看你的描述，想的还是usb芯片master的i2s模式，真要做hifi入门级的usb解码，还是买几台进口界面分析一下信号流程吧，hz或者204一类的 xs_horizon 发表于 2019-1-26 13:13
USB界面可以不用FPGA，这个不是必需，但是USB的IIS质量有多高，才是要做锁相环的重要原因！
顶级的锁 ...
麻烦问问，享声什么时候网口能支持dsd256、512啊？
页:
1
[2]
