dgccieing
发表于 2012-11-25 19:44:50
不要老用这类听感来回避大家的质疑,如果有影响,但也在调音方面做了优化,是可以说出来的,但如果没有,又何妨大家质疑呢?
原帖由 timpani 于 2012-11-24 01:08 发表 http://bbs.headphoneclub.com/images/common/back.gif
呵呵,你是明白人。发烧不是来听的,是来看的。
即使界面里的时钟做得再好,还是要被揉进SPDIF信号了。抖动不可避免。其实应该把晶振放到解码器里,反输给界面才是最佳设计。
hosen168
发表于 2012-11-28 12:53:50
MUA1昨天到手,换下了Hiface 2,场面大了很多,收放比较只如了。在foobar下听ape,感觉很接近jplay在Hiface下的表现了。
个人觉得做工还行,包装比较靠谱!
magicbox4me
发表于 2012-12-24 12:15:38
大家都没说,异步USB是否消除了“数码声”,这个是起码的吧?
老曾HIFI
发表于 2012-12-24 18:09:12
好界面,不惜工本。
xqxrj
发表于 2012-12-24 18:26:40
支不支持iOS呀,可否试试在iOS系统上的表现?
lus12
发表于 2012-12-24 18:35:54
原帖由 magicbox4me 于 2012-12-24 12:15 发表 http://bbs.headphoneclub.com/images/common/back.gif
大家都没说,异步USB是否消除了“数码声”,这个是起码的吧?
个人觉得也看搭配?
比如我用AP2+CHORD DAC64MKII,开到最小缓冲感觉蛮好。。。
wanghuaa2
发表于 2012-12-27 22:09:38
有点购买欲望:)
Arce艾诗
发表于 2012-12-28 11:57:08
Eric版主的听感如下:
这款共值5860元的MUA1+MDAC 3的声音在煲开后,声音让我非常满意,也是我喜欢的声音类型。
还是搭配原厂的电源线、USB线。
这台组合的声音非常阳光、开扬、舒展,声音的质感突出,音色干爽,分析力足够,音场的铺排自然逼真,口型刻画准确。
声音的高频延伸充分,中频饱满,要挑缺点的话就是低频的下潜和力量还有可以提高的空间。
相信换好点的电源线会对低频效果有正面的帮 。
liquidx
发表于 2012-12-28 12:45:56
低频的话需要换保险丝,我这里mdac3用创世瑰丽已经很好
雨后晴
发表于 2012-12-28 17:31:48
请教ARCE艾诗和大家,但就USB效果能达到小黑条的水平吗?USB是异步24/196的吗?这个对比傲立M—DAC如何?如好,就试试了!!!
zm200603
发表于 2012-12-28 18:37:40
真是毒图啊
yukuai11
发表于 2012-12-31 15:32:52
请教厂家,MUA1一直开着不关机会有问题吗?
wagner01
发表于 2013-3-8 09:00:18
原帖由 hosen168 于 2012-11-17 19:22 发表 http://bbs.headphoneclub.com/images/common/back.gif请问在MAC系统下可以用吗? 在macmini上试了直驳可用,无需安装任何驱动,很方便。
amex
发表于 2013-3-9 14:52:37
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.
设计考虑事项:
1.使晶振、外部电容器(如果有)与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时,如果线路太长,会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
3.当心晶振和地的走线
4.将晶振外壳接地
如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.
;P 我随便贴点姿势
885
发表于 2013-3-9 20:50:48
做工还是很精致的。